臺(tái)積電董事長(zhǎng)兼首席執(zhí)行官魏哲家近日表示，客戶對(duì)2nm的詢問(wèn)多過(guò)3nm。而為了應(yīng)對(duì)市場(chǎng)對(duì)2nm工藝技術(shù)的強(qiáng)勁需求，臺(tái)積電持續(xù)對(duì)該制程節(jié)點(diǎn)進(jìn)行投資，加快了2nm產(chǎn)線的建設(shè)，并進(jìn)一步擴(kuò)大了產(chǎn)能規(guī)劃。臺(tái)積電最近對(duì)官網(wǎng)上的邏輯制程內(nèi)容進(jìn)行了更新，稱臺(tái)積電2nm（N2）技術(shù)開(kāi)發(fā)依照計(jì)劃進(jìn)行并且有良好的進(jìn)展。N2技術(shù)采用第一代納米片（Nanosheet）晶體管技術(shù)，在性能和功耗方面實(shí)現(xiàn)了全面的飛躍，預(yù)計(jì)于2025年開(kāi)始量產(chǎn)。主要客戶已完成2nmIP設(shè)計(jì)，并開(kāi)始進(jìn)行驗(yàn)證。此外，臺(tái)積電還開(kāi)發(fā)了RDL（低阻值重置導(dǎo)線層）、超高效能金屬層間（MiM）電容，以進(jìn)一步提高性能。臺(tái)積電的N2技術(shù)將成為業(yè)界在密度和能源效率上最為先進(jìn)的半導(dǎo)體技術(shù)，并采用領(lǐng)先的納米片晶體管結(jié)構(gòu)，其效能及功耗效率皆達(dá)到一個(gè)新層次，以滿足高效能運(yùn)算日益增加的需求。N2及其衍生技術(shù)將因他們持續(xù)強(qiáng)化的市場(chǎng)，進(jìn)一步擴(kuò)大在該領(lǐng)域的技術(shù)領(lǐng)先優(yōu)勢(shì)。臺(tái)積電在2nm制程節(jié)點(diǎn)還將引入GAA晶體管架構(gòu)，有望顯著降低功耗，提高性能和晶體管密度，帶來(lái)質(zhì)的改變。臺(tái)積電將在今年12月的IEDM會(huì)議上發(fā)表的一篇論文，提到了2nm制程節(jié)點(diǎn)將HDSRAM位單元尺寸縮小到約0.0175μm2。這對(duì)于非常依賴于SRAM密度的現(xiàn)代CPU、GPU和SoC設(shè)計(jì)，帶來(lái)更大容量的緩存來(lái)有效地提升處理大批量數(shù)據(jù)的能力。